Autor der Publikation

A Defect-Tolerant Reusable Network of DACs for Wafer-Scale Integration.

, , , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (2): 304-315 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Configurable Input-Output Power Pad for Wafer-Scale Microelectronic Systems., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 21 (11): 2024-2033 (2013)A multi-measurements RO-TDC implemented in a Xilinx field programmable gate array., , und . ISCAS, Seite 1-4. IEEE, (2017)Software rendering methods to display wafer scale integrated circuit dataset., , und . CCECE, Seite 1-4. IEEE, (2013)An Asynchronous Delta-Modulator Based A/D Converter for an Electronic System Prototyping Platform., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 63-I (6): 751-762 (2016)A novel spatially configurable differential interface for an electronic system prototyping platform., , , und . Integr., (2016)Diagnosis algorithms for a reconfigurable and defect tolerant JTAG scan chain in large area integrated circuits., , und . Integr., (2018)A configurable analog buffer dedicated to a wafer-scale prototyping platform of electronic systems., , und . LASCAS, Seite 1-4. IEEE, (2013)Acceleration of the Secure Hash Algorithm-256 (SHA-256) on an FPGA-CPU Cluster Using OpenCL., , und . ISCAS, Seite 1-5. IEEE, (2021)Digital signal propagation on a wafer-scale smart active programmable interconnect., , , , und . ICECS, Seite 1059-1062. IEEE, (2008)Thermo-mechanical analysis of a reconfigurable wafer-scale integrated circuit., , , , , , , und . ICECS, Seite 315-318. IEEE, (2010)