( en | de | ru )

 

Disambiguierung von "Iizuka, Tetsuya"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A calibration-free time difference accumulator using two pulses propagating on a single buffer ring.

, , , und . A-SSCC, Seite 1-4. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tetsuya Takahashi

Hajime Iizuka

Tetsuya Mizutani

Tetsuya Kawata

Tetsuya Takahashi

 

Weitere Publikationen von Autoren mit dem selben Namen

Mining sequential patterns including time intervals., , , und . Data Mining and Knowledge Discovery: Theory, Tools, and Technology, Volume 4057 von SPIE Proceedings, Seite 213-220. SPIE, (2000)A Synthesizable Digital Low-Dropout Regulator Based on Voltage-to-Time Conversion., , , und . VLSI-SoC, Seite 55-58. IEEE, (2018)All-digital PMOS and NMOS process variability monitor utilizing buffer ring with pulse counter., , , , und . ASP-DAC, Seite 79-80. IEEE, (2011)Experimental demonstration of stochastic comparators for fine resolution ADC without calibration., , , , und . ICECS, Seite 29-32. IEEE, (2016)Exact Minimum-Width Transistor Placement for Dual and Non-dual CMOS Cells., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 88-A (12): 3485-3491 (2005)All-Digital On-Chip Monitor for PMOS and NMOS Process Variability Utilizing Buffer Ring with Pulse Counter., , , , und . IEICE Trans. Electron., 94-C (4): 487-494 (2011)Cascaded Time Difference Amplifier with Differential Logic Delay Cell., , , , und . IEICE Trans. Electron., 94-C (4): 654-662 (2011)A Gate Delay Mismatch Tolerant Time-Mode Analog Accumulator Using a Delay Line Ring., , , und . IEICE Trans. Electron., 100-C (9): 736-745 (2017)High-resolution measurement of magnetic field generated from cryptographic LSIs., , , , , und . SAS, Seite 111-114. IEEE, (2014)11 Gb/s 140 GHz OOK modulator with 24.6 dB isolation utilising cascaded switch and amplifier-based stages in 65 nm bulk CMOS., , , , und . IET Circuits Devices Syst., 14 (3): 322-326 (2020)