( en | de | ru )

 

Disambiguierung von "Nakura, Toru"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Synthesizable Digital Low-Dropout Regulator Based on Voltage-to-Time Conversion.

, , , und . VLSI-SoC, Seite 55-58. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Toru Nomura

Toru Matsuyama

Toru Kashima

Richard Heinrich Torunsky

Ahmet Refah Torun

 

Weitere Publikationen von Autoren mit dem selben Namen

An all-digital time difference hold-and-replication circuit utilizing a dual pulse ring oscillator., , , und . CICC, Seite 1-4. IEEE, (2013)A Pulse Width controlled PLL and its automated design flow., , , und . ICECS, Seite 5-8. IEEE, (2013)On-chip resonant supply noise reduction utilizing switched parasitic capacitors of sleep blocks with tri-mode power gating structure., , , , , und . ESSCIRC, Seite 183-186. IEEE, (2011)Optimal Design Method of Sub-Ranging ADC Based on Stochastic Comparator., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 101-A (2): 410-424 (2018)Power supply impedance emulation to eliminate overkills and underkills due to the impedance difference between ATE and customer board., , , , , , und . ITC, Seite 1-8. IEEE, (2016)Extension of power supply impedance emulation method on ATE for multiple power domain., , , , , , und . ETS, Seite 1-2. IEEE, (2017)Buffer-ring-based all-digital on-chip monitor for PMOS and NMOS process variability and aging effects., , und . DDECS, Seite 167-172. IEEE Computer Society, (2010)Analytical design optimization of sub-ranging ADC based on stochastic comparator., , , und . DATE, Seite 517-522. IEEE, (2016)Fully automated PLL compiler generating final GDS from specification., und . ISQED, Seite 437-442. IEEE, (2016)SAT-based ATPG testing of inter- and intra-gate bridging faults., , , , , und . ECCTD, Seite 643-646. IEEE, (2009)