( en | de | ru )

 

Disambiguierung von "Garg, Siddharth"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low cost permanent fault detection using ultra-reduced instruction set co-processors.

, , und . DATE, Seite 933-938. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Neil Garg

Siddharth Kaza

Siddharth Nanguneri

Siddharth Hegde

Siddharth Ray

 

Weitere Publikationen von Autoren mit dem selben Namen

Impact of manufacturing process variations on performance and thermal characteristics of 3D ICs: Emerging challenges and new solutions., , und . ISCAS, Seite 541-544. IEEE, (2013)Analysis and evaluation of greedy thread swapping based dynamic power management for MPSoC platforms., , , und . ISQED, Seite 617-624. IEEE, (2012)Technology-driven limits on DVFS controllability of multiple voltage-frequency island designs: a system-level perspective., , , und . DAC, Seite 818-821. ACM, (2009)EmPower: FPGA based emulation of dynamic power management algorithms for multi-core systems on chip (abstract only)., , , und . FPGA, Seite 266. ACM, (2012)TrojanZero: Switching Activity-Aware Design of Undetectable Hardware Trojans with Zero Power and Area Footprint., , , , , , und . CoRR, (2018)System-level process variability analysis and mitigation for 3D MPSoCs., und . DATE, Seite 604-609. IEEE, (2009)Robust heterogeneous data center design: a principled approach., , und . SIGMETRICS Perform. Evaluation Rev., 39 (3): 28-30 (2011)Computing in the Dark Silicon Era: Current Trends and Research Challenges., und . IEEE Des. Test, 34 (2): 8-23 (2017)Fairness via In-Processing in the Over-parameterized Regime: A Cautionary Tale with MinDiff Loss., , , , , und . Trans. Mach. Learn. Res., (2023)Process-Driven Variability Analysis of Single and Multiple Voltage-Frequency Island Latency-Constrained Systems., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (5): 893-905 (2008)