( en | de | ru )

 

Disambiguierung von "Rubio, Antonio"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analysis of FinFET technology on memories.

, , , , , , , , und . IOLTS, Seite 169. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Josè-Antonio Rubio

Antonio Martínez-Rubio

Ignacio Rubio

Felipe Rubio

Jordi Rubió i Coromina Universitat de Barcelona

 

Weitere Publikationen von Autoren mit dem selben Namen

A Systematic Method to Design Efficient Ternary High Performance CNTFET-Based Logic Cells., , und . IEEE Access, (2020)Adaptable I/O pad circuit for multiple voltage units bus operation., und . Integr., 36 (1-2): 83-86 (2003)A Circuit-Level SPICE Modeling Strategy for the Simulation of Behavioral Variability in ReRAM., , und . VLSI-SoC, Seite 1-4. IEEE, (2022)An automotive case study on the limits of approximation for object detection., , , , , , , , , und 2 andere Autor(en). J. Syst. Archit., (2023)Power supply noise and logic error probability., , , , und . ECCTD, Seite 152-155. IEEE, (2007)Variability Influence on FinFET-Based On-Chip Memory Data Paths., , , und . J. Low Power Electron., 11 (2): 250-255 (2015)SET and noise fault tolerant circuit design techniques: Application to 7 nm FinFET., , , , und . Microelectron. Reliab., 54 (4): 738-745 (2014)Statistical characterization and modeling of random telegraph noise effects in 65nm SRAMs cells., , , , , , , und . SMACD, Seite 1-4. IEEE, (2017)Improving Board and System Test: A Proposal to Integrate Boundary Scan and IDDQ., , und . ITC, Seite 577-585. IEEE Computer Society, (1995)Analysis of delay mismatching of digital circuits caused by common environmental fluctuations., , , und . ISCAS, Seite 2585-2588. IEEE, (2011)