( en | de | ru )

 

Disambiguierung von "Ning, Sheyang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design Methodology for Highly Reliable, High Performance ReRAM and 3-Bit/Cell MLC NAND Flash Solid-State Storage.

, , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 62-I (3): 844-853 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Angelika Ning

Jing Ning

Hans Ningel

Werner Yu-fung Ning

Michael Ningler

 

Weitere Publikationen von Autoren mit dem selben Namen

Advanced Bit Flip Concatenates BCH Code Demonstrates 0.93% Correctable BER and Faster Decoding on (36 864, 32 768) Emerging Memories.. IEEE Trans. Circuits Syst. I Regul. Pap., 65-I (12): 4404-4412 (2018)Adaptive Comparator Bias-Current Control of 0.6 V Input Boost Converter for ReRAM Program Voltages in Low Power Embedded Applications., , , , und . IEEE J. Solid State Circuits, 51 (10): 2389-2397 (2016)Design Methodology for Highly Reliable, High Performance ReRAM and 3-Bit/Cell MLC NAND Flash Solid-State Storage., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 62-I (3): 844-853 (2015)Comprehensive comparison of 3D-TSV integrated solid-state drives (SSDs) with storage class memory and NAND flash memory., , , und . 3DIC, Seite TS6.2.1-TS6.2.5. IEEE, (2015)19.6 Hybrid storage of ReRAM/TLC NAND Flash with RAID-5/6 for cloud data centers., , , , und . ISSCC, Seite 336-337. IEEE, (2014)Variation of SCM/NAND Flash Hybrid SSD Performance, Reliability and Cost by Using Different SSD Configurations and Error Correction Strengths., , , und . IEICE Trans. Electron., 99-C (4): 444-451 (2016)Reset-Check-Reverse-Flag Scheme on NRAM With 50% Bit Error Rate or 35% Parity Overhead and 16% Decoding Latency Reductions for Read-Intensive Storage Class Memory., , , , , , , und . IEEE J. Solid State Circuits, 51 (8): 1938-1951 (2016)Improving Resistive RAM Hard and Soft Decision Correctable BERs by Using Improved-LLR and Reset-Check-Reverse-Flag Concatenating LDPC Code.. IEEE Trans. Circuits Syst. II Express Briefs, 67-II (10): 2164-2168 (2020)0.6 V operation, 26% smaller voltage ripple, 9% energy efficient boost converter with adaptively optimized comparator bias-current for ReRAM program in low power IoT embedded applications., , , , und . A-SSCC, Seite 1-4. IEEE, (2015)