( en | de | ru )

 

Disambiguierung von "Ito, Hideo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Low Area On-chip Delay Measurement System Using Embedded Delay Measurement Circuit.

, , und . Asian Test Symposium, Seite 343-348. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hideo Baba

Nobutaka Ito

Takao Ito

Akio Ito

Hisao Ito

 

Weitere Publikationen von Autoren mit dem selben Namen

Fault Tolerant Design Using Error Correcting Code for Multilayer Neural Networks., und . DFT, Seite 177-184. IEEE Computer Society, (1994)Test Compression for IP Core Testing with Reconfigurable Network and Fixing-Flipping Coding., , und . J. Electron. Test., 25 (1): 97-105 (2009)A Checkpointing Method with Small Checkpoint Latency., , und . IEICE Trans. Inf. Syst., 91-D (3): 857-861 (2008)Design for Delay Fault Testability of 2-Rail Logic Circuits., , und . IEICE Trans. Inf. Syst., 92-D (2): 336-341 (2009)Scan FF Reordering for Test Volume Reduction in Chiba-scan Architecture., , und . IPSJ Trans. Syst. LSI Des. Methodol., (2011)Concurrent Core Test for Test Cost Reduction Using Merged Test Set and Scan Tree., und . ICCD, Seite 143-146. IEEE Computer Society, (2005)A Delay Measurement Technique Using Signature Registers., , , , und . Asian Test Symposium, Seite 157-162. IEEE Computer Society, (2009)Path Delay Fault Test Set for Two-Rail Logic Circuits., und . PRDC, Seite 347-348. IEEE Computer Society, (2008)Fault-Tolerant Properties of Generalized Hierarchical Completely-Connected Networks., , und . PRDC, Seite 137-144. IEEE Computer Society, (2002)Efficient Test Data Decompression for System-on-a-Chip Using an Embedded FPGA Core., und . DFT, Seite 503-510. IEEE Computer Society, (2003)