Autor der Publikation

Post-processing of clock trees via wiresizing and buffering for robust design.

, , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 15 (6): 691-701 (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An RRAM-based Oscillatory Neural Network., , , , und . LASCAS, Seite 1-4. IEEE, (2015)Moment-sensitivity-based wire sizing for skew reduction in on-chip clock nets., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 16 (2): 210-215 (1997)Equipotential shells for efficient inductance extraction., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 20 (1): 70-79 (2001)Nonlinear distortion analysis via linear-centric models., und . ASP-DAC, Seite 897-903. ACM, (2003)A simple algorithm for calculating frequency-dependent inductance bounds., und . CICC, Seite 199-202. IEEE, (1998)Regular logic fabrics for a via patterned gate array (VPGA)., , , , und . CICC, Seite 53-56. IEEE, (2003)Electromagnetic parasitic extraction via a multipole method with hierarchical refinement., und . ICCAD, Seite 437-444. IEEE Computer Society, (1999)Practical considerations for passive reduction of RLC circuits., , und . ICCAD, Seite 214-220. IEEE Computer Society, (1999)Shedding Light on Inconsistencies in Grid Cybersecurity: Disconnects and Recommendations., , , , , , und . SP, Seite 38-55. IEEE, (2023)Environment-Adaptable Efficient Optimization for Programming of Reconfigurable Radio Frequency (RF) Receivers., , , , , , , und . MILCOM, Seite 1459-1465. IEEE, (2014)