( en | de | ru )

 

Disambiguierung von "Kanda, Kazushige"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 1-Tb 4b/Cell 4-Plane 162-Layer 3D Flash Memory With a 2.4-Gb/s I/O Speed Interface.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 130-132. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Akira Kanda

Jorge Kanda

Kanda Romruen

Admire M Kandawasvika

Mahesh Kandasamy

 

Weitere Publikationen von Autoren mit dem selben Namen

A 1.33-Tb 4-Bit/Cell 3-D Flash Memory on a 96-Word-Line-Layer Technology., , , , , , , , , und 39 andere Autor(en). IEEE J. Solid State Circuits, 55 (1): 178-188 (2020)A 120-mm2 64-Mb NAND flash memory achieving 180 ns/Byte effective program speed., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 32 (5): 670-680 (1997)A 1-Tb 4-b/cell 4-Plane 162-Layer 3-D Flash Memory With 2.4-Gb/s IO Interface., , , , , , , , , und 37 andere Autor(en). IEEE J. Solid State Circuits, 58 (1): 316-328 (2023)A 125-mm2 1-Gb NAND flash memory with 10-MByte/s program speed., , , , , , , , , und 10 andere Autor(en). IEEE J. Solid State Circuits, 37 (11): 1493-1501 (2002)A 1.33Tb 4-bit/Cell 3D-Flash Memory on a 96-Word-Line-Layer Technology., , , , , , , , , und 42 andere Autor(en). ISSCC, Seite 210-212. IEEE, (2019)A 130-mm/2, 256-Mbit NAND flash with shallow trench isolation technology., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 34 (11): 1536-1543 (1999)A 512Gb 3b/Cell 3D flash memory on a 96-word-line-layer technology., , , , , , , , , und 54 andere Autor(en). ISSCC, Seite 336-338. IEEE, (2018)A 120mm2 16Gb 4-MLC NAND Flash Memory with 43nm CMOS Technology., , , , , , , , , und 27 andere Autor(en). ISSCC, Seite 430-431. IEEE, (2008)An embedded DRAM technology for high-performance NAND flash memories., , , , , und . ISSCC, Seite 504-505. IEEE, (2011)A 19 nm 112.8 mm2 64 Gb Multi-Level Flash Memory With 400 Mbit/sec/pin 1.8 V Toggle Mode Interface., , , , , , , , , und 22 andere Autor(en). IEEE J. Solid State Circuits, 48 (1): 159-167 (2013)