( en | de | ru )

 

Disambiguierung von "Narayanan, Unni"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Enhanced bus invert encodings for low-power.

, , und . ISCAS (5), Seite 25-28. IEEE, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Terakel Eroman Unni

P Narayanan

Hermine Narayanan

Vidya Narayanan

Narayanan Radhakrishnan

 

Weitere Publikationen von Autoren mit dem selben Namen

Domino logic synthesis minimizing crosstalk., , und . DAC, Seite 280-285. ACM, (2000)Noise-aware power optimization for on-chip interconnect., , , , und . ISLPED, Seite 108-113. ACM, (2000)Algorithmic Techniques for Logic Synthesis of Low Power VLSI Circuits. University of Illinois Urbana-Champaign, USA, (1998)Low power logic synthesis for XOR based circuits., und . ICCAD, Seite 570-574. IEEE Computer Society / ACM, (1997)Noise-aware interconnect power optimization in domino logic synthesis., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 11 (1): 79-89 (2003)Low power logic synthesis under a general delay model., , und . ISLPED, Seite 209-214. ACM, (1998)Decomposition of Bus-Invert Coding for Low-Power I/O., , , und . Journal of Circuits, Systems, and Computers, 10 (1-2): 101-112 (2000)Enhanced bus invert encodings for low-power., , und . ISCAS (5), Seite 25-28. IEEE, (2002)Characterizing Individual Gate Power Sensitivity in Low Power Design., , und . VLSI Design, Seite 625-. IEEE Computer Society, (1999)Automated Phase Assignment for the Synthesis of Low Power Domino Circuits., und . DAC, Seite 379-384. ACM Press, (1999)