Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of Power-Rail ESD Clamp Circuit With Ultra-Low Standby Leakage Current in Nanoscale CMOS Technology., und . IEEE J. Solid State Circuits, 44 (3): 956-964 (2009)The impact of low-holding-voltage issue in high-voltage CMOS technology and the design of latchup-free power-rail ESD clamp circuit for LCD driver ICs., und . IEEE J. Solid State Circuits, 40 (8): 1751-1759 (2005)Design of a Bone-Guided Cochlear Implant Microsystem With Monopolar Biphasic Multiple Stimulations and Evoked Compound Action Potential Acquisition and Its In Vivo Verification., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 56 (10): 3062-3076 (2021)Design of Multiple-Charge-Pump System for Implantable Biomedical Applications., und . BioCAS, Seite 1-4. IEEE, (2018)An ESD-protected 5-GHz differential low-noise amplifier in a 130-nm CMOS process., und . CICC, Seite 233-236. IEEE, (2008)On-Chip Transient Detection Circuit for System-Level ESD Protection in CMOS ICs., , und . CICC, Seite 361-364. IEEE, (2006)Failure analysis and solutions to overcome latchup failure event of a power controller IC in bulk CMOS technology., und . Microelectron. Reliab., 46 (7): 1042-1049 (2006)Anomalous latchup failure induced by on-chip ESD protection circuit in a high-voltage CMOS IC product., , , und . Microelectron. Reliab., 43 (8): 1295-1301 (2003)A CMOS Bandgap Reference Circuit for Sub-1-V Operation without Using Extra Low-Threshold-Voltage Device., , und . IEICE Trans. Electron., 88-C (11): 2150-2155 (2005)MOS-Bounded Diodes for On-Chip ESD Protection in Deep Submicron CMOS Process., , und . IEICE Trans. Electron., 88-C (3): 429-436 (2005)