( en | de | ru )

 

Disambiguierung von "Turgis, David"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 32 kb 0.35-1.2 V, 50 MHz-2.5 GHz Bit-Interleaved SRAM With 8 T SRAM Cell and Data Dependent Write Assist in 28-nm UTBB-FDSOI CMOS.

, , , , , , , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (9): 2438-2447 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Erich David

Ernst David

Baruch Davidoff

Frida David

Walter David

 

Weitere Publikationen von Autoren mit dem selben Namen

Proposal of a new ultra low leakage 10T sub threshold SRAM bitcell., , , , und . ISOCC, Seite 470-474. IEEE, (2012)High-Density 4T SRAM Bitcell in 14-nm 3-D CoolCube Technology Exploiting Assist Techniques., , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (8): 2296-2306 (2017)Optimization of a voltage sense amplifier operating in ultra wide voltage range with back bias design techniques in 28nm UTBB FD-SOI technology., , , , und . ICICDT, Seite 53-56. IEEE, (2013)A 32 kb 0.35-1.2 V, 50 MHz-2.5 GHz Bit-Interleaved SRAM With 8 T SRAM Cell and Data Dependent Write Assist in 28-nm UTBB-FDSOI CMOS., , , , , , , , , und 3 andere Autor(en). IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (9): 2438-2447 (2017)27.1 A 460MHz at 397mV, 2.6GHz at 1.3V, 32b VLIW DSP, embedding FMAX tracking., , , , , , , , , und 12 andere Autor(en). ISSCC, Seite 452-453. IEEE, (2014)Efficient yield estimation through generalized importance sampling with application to NBL-assisted SRAM bitcells., , , , , , , und . ICCAD, Seite 89. ACM, (2016)Impact of Random Telegraph Signals on 6T high-density SRAM in 28nm UTBB FD-SOI., , , , und . ESSDERC, Seite 94-97. IEEE, (2014)Energy-Efficient 4T SRAM Bitcell with 2T Read-Port for Ultra-Low-Voltage Operations in 28 nm 3D Monolithic CoolCubeTM Technology., , , , , , , , , und . NANOARCH, Seite 131-137. ACM, (2018)RAPIDO Testing and Modeling of Assisted Write and Read Operations for SRAMs., , , , , , , , und . NATW, Seite 28-33. IEEE, (2016)Low Standby Power Capacitively Coupled Sense Amplifier for wide voltage range operation of dual rail SRAMs., , , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)