( en | de | ru )

 

Disambiguierung von "Pionteck, Thilo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Accelerated join evaluation in Semantic Web databases by using FPGAs.

, , , , , und . Concurr. Comput. Pract. Exp., 28 (7): 2031-2051 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Thilo Pionteck

Jürgen Pionteck

Hans Thilow

Heinz Thilo

Detlev Thilo-Körner

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of a reconfigurable AES encryption/decryption engine for mobile terminals., , , , und . ISCAS (2), Seite 545-548. IEEE, (2004)Simulation environment for link energy estimation in networks-on-chip with virtual channels., , , , , und . Integr., (2019)Continuous live-tracing as debugging approach on FPGAs., , , und . ReConFig, Seite 1-8. IEEE, (2017)Adaptive allocation of default router paths in Network-on-Chips for latency reduction., , und . HPCS, Seite 140-147. IEEE, (2016)A simulation environment for design space exploration for asymmetric 3D-Network-on-Chip., , , , und . ReCoSoC, Seite 1-8. IEEE, (2016)A cycle-accurate Network-on-Chip simulator with support for abstract task graph modeling., und . ISSoC, Seite 1-6. IEEE, (2014)Ratatoskr: An open-source framework for in-depth power, performance and area analysis in 3D NoCs., , , , , und . CoRR, (2019)NoCs in Heterogeneous 3D SoCs: Co-Design of Routing Strategies and Microarchitectures., , , , , , und . IEEE Access, (2019)On the Rapid Prototyping of Equalizers for OFDM Systems., , und . Des. Autom. Embed. Syst., 8 (4): 283-295 (2003)Architecture, Dataflow and Physical Design Implications of 3D-ICs for DNN-Accelerators., , , , , , und . ISQED, Seite 60-66. IEEE, (2021)