( en | de | ru )

 

Disambiguierung von "Kano, Hideki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
3.5 A 56Gb/s NRZ-electrical 247mW/lane serial-link transceiver in 28nm CMOS.

, , , , , , , , , , , , , , , , und . ISSCC, Seite 64-65. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kano Banjau

Eitoku Kano

Hideki Teshima

Hideki Mine

Hideki Nakamura

 

Weitere Publikationen von Autoren mit dem selben Namen

3.5 A 56Gb/s NRZ-electrical 247mW/lane serial-link transceiver in 28nm CMOS., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 64-65. IEEE, (2016)A fully integrated triple-band CMOS power amplifier for WCDMA mobile handsets., , , , , , , , , und 10 andere Autor(en). ISSCC, Seite 86-88. IEEE, (2012)A 28-Gb/s 4.5-pJ/bit transceiver with 1-tap decision feedback equalizer in 28-nm CMOS., , , , , , , , , und 3 andere Autor(en). A-SSCC, Seite 1-4. IEEE, (2015)A 1.95 GHz Fully Integrated Envelope Elimination and Restoration CMOS Power Amplifier Using Timing Alignment Technique for WCDMA and LTE., , , , , , , , , und 4 andere Autor(en). IEEE J. Solid State Circuits, 49 (12): 2915-2924 (2014)3.2 A 1.95GHz fully integrated envelope elimination and restoration CMOS power amplifier with envelope/phase generator and timing aligner for WCDMA and LTE., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 60-61. IEEE, (2014)A 1-Gb SDRAM with ground-level precharged bit line and nonboosted 2.1-V word line., , , , , , , , , und 6 andere Autor(en). IEEE J. Solid State Circuits, 33 (11): 1697-1702 (1998)A 43-Gb/s full-rate-clock 4: 1 multiplexer in InP-based HEMT technology., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 37 (12): 1703-1709 (2002)A 28.3 Gb/s 7.3 pJ/bit 35 dB backplane transceiver with eye sampling phase adaptation in 28 nm CMOS., , , , , , , , , und 10 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2016)