( en | de | ru )

 

Disambiguierung von "Alizadeh, Bijan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Improving polynomial datapath debugging with HEDs.

, , , , und . ETS, Seite 1-6. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jasmin Bijani

Khosrow Alizadeh

Alireza Alizadeh

Hüssein Alizadeh

Mansour Alizadeh

 

Weitere Publikationen von Autoren mit dem selben Namen

Systematic approximate logic optimization using don't care conditions., , , und . ISQED, Seite 419-425. IEEE, (2017)Debugging and optimizing high performance superscalar out-of-order processors using formal verification techniques., und . ISQED, Seite 297-302. IEEE, (2011)Aggressive overclocking support using a novel timing error recovery technique on FPGAs (abstract only)., , und . FPGA, Seite 288. ACM, (2010)High-Level Synthesis of Non-Rectangular Multi-Dimensional Nested Loops Using Reshaping and Vectorization., , und . ICRC, Seite 1-10. IEEE, (2018)Automatic Merge-Point Detection for Sequential Equivalence Checking of System-Level and RTL Descriptions., und . ATVA, Volume 4762 von Lecture Notes in Computer Science, Seite 129-144. Springer, (2007)Systematic Trojan Detection in Crypto-Systems Using the Model Checker., , und . J. Circuits Syst. Comput., (Februar 2024)A formal approach to debug polynomial datapath designs.. ASP-DAC, Seite 683-688. IEEE, (2012)Modular arithmetic decision procedure with auto-correction mechanism., und . HLDVT, Seite 138-145. IEEE Computer Society, (2009)Highly scalable, shared-memory, Monte-Carlo tree search based Blokus Duo Solver on FPGA., , , , , , und . FPT, Seite 370-373. IEEE, (2014)UAFEA: Unified Analytical Framework for IA/AA-Based Error Analysis of Fixed-Point Polynomial Specifications., , und . IEEE Trans. Circuits Syst. II Express Briefs, 63-II (10): 994-998 (2016)