( en | de | ru )

 

Disambiguierung von "Alizadeh, Bijan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A formal approach to debug polynomial datapath designs.

. ASP-DAC, Seite 683-688. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jasmin Bijani

Khosrow Alizadeh

Alireza Alizadeh

Mansour Alizadeh

Hüssein Alizadeh

 

Weitere Publikationen von Autoren mit dem selben Namen

Highly scalable, shared-memory, Monte-Carlo tree search based Blokus Duo Solver on FPGA., , , , , , und . FPT, Seite 370-373. IEEE, (2014)Modular arithmetic decision procedure with auto-correction mechanism., und . HLDVT, Seite 138-145. IEEE Computer Society, (2009)A formal approach to debug polynomial datapath designs.. ASP-DAC, Seite 683-688. IEEE, (2012)Data-path aware high-level ECO synthesis., , und . Integr., (2019)A Formal Approach for Debugging Arithmetic Circuits., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 28 (5): 742-754 (2009)Aggressive overclocking support using a novel timing error recovery technique on FPGAs (abstract only)., , und . FPGA, Seite 288. ACM, (2010)High-Level Synthesis of Non-Rectangular Multi-Dimensional Nested Loops Using Reshaping and Vectorization., , und . ICRC, Seite 1-10. IEEE, (2018)Automatic Merge-Point Detection for Sequential Equivalence Checking of System-Level and RTL Descriptions., und . ATVA, Volume 4762 von Lecture Notes in Computer Science, Seite 129-144. Springer, (2007)Low power scheduling in high-level synthesis using dual-Vth library., , und . ISQED, Seite 507-511. IEEE, (2015)Binary Taylor diagrams: an efficient implementation of Taylor expansion diagrams., , , , , , und . ISCAS (1), Seite 424-427. IEEE, (2005)