( en | de | ru )

 

Disambiguierung von "Das, Shidhartha"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Harnessing voltage margins for energy efficiency in multicore CPUs.

, , , , , und . MICRO, Seite 503-516. ACM, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Romy Das

Bio-economic modeling of soil resource conservation in Mid Hill Region of Nepal. Uni Gießen, (2009)

Anita Das

Arabindo Das

Amitabh Das

Kamalendu Das

 

Weitere Publikationen von Autoren mit dem selben Namen

A robust FIR filter with in situ error detection., , , , und . ISCAS, Seite 4185-4188. IEEE, (2010)Significance-Driven Logic Compression for Energy-Efficient Multiplier Design., , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 8 (3): 417-430 (2018)DVFS in loop accelerators using BLADES., , , , und . DAC, Seite 894-897. ACM, (2008)A Low-Power 1-GHz Razor FIR Accelerator With Time-Borrow Tracking Pipeline and Approximate Error Correction in 65-nm CMOS., , und . IEEE J. Solid State Circuits, 49 (1): 84-94 (2014)Guest Editorial Special Issue on the 47th European Solid-State Circuits Conference (ESSCIRC)., , und . IEEE J. Solid State Circuits, 53 (7): 1876-1877 (2018)Modeling and characterization of the system-level Power Delivery Network for a dual-core ARM Cortex-A57 cluster in 28nm CMOS., , und . ISLPED, Seite 146-151. IEEE, (2015)A self-tuning DVS processor using delay-error detection and correction., , , , , , , und . IEEE J. Solid State Circuits, 41 (4): 792-804 (2006)A Time-Domain Current-Mode MAC Engine for Analogue Neural Networks in Flexible Electronics., , , und . BioCAS, Seite 1-4. IEEE, (2019)A high-speed design methodology for inductive coupling links in 3D-ICs., , und . DATE, Seite 497-502. IEEE, (2018)System-Level Power Delivery Network Analysis and Optimization for Monolithic 3-D ICs., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (4): 888-898 (2019)