( en | de | ru )

 

Disambiguierung von "Kundu, Sandip"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On the characterization and efficient computation of hard-to-detect bridging faults.

, , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (12): 1640-1649 (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sandip Agarwala

Arijit Kundu

Sandip Murarka

Sandip Roy

Sudipta Kundu

 

Weitere Publikationen von Autoren mit dem selben Namen

Symbolic implication in test generation., , , und . EURO-DAC, Seite 492-496. EEE Computer Society, (1991)A Pattern Generation Technique for Maximizing Switching Supply Currents Considering Gate Delays., , und . IEEE Trans. Computers, 61 (7): 986-998 (2012)Guest Editorial: IEEE Transactions on Computers and IEEE Transactions on Nanotechnology Joint Special Section on Defect and Fault Tolerance in VLSI and Nanotechnology Systems., , und . IEEE Trans. Computers, 65 (3): 677-678 (2016)Preventing integrated circuit piracy via custom encoding of hardware instruction set., , und . ISQED, Seite 234-241. IEEE, (2016)Test Challenges in Nanometer Technologies., , , und . J. Electron. Test., 17 (3-4): 209-218 (2001)Pitfalls of hierarchical fault simulation.. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (2): 312-314 (2004)A study on impact of aggressor de-rating in the context of multiple crosstalk effects in circuits., , und . ACM Great Lakes Symposium on VLSI, Seite 529-534. ACM, (2009)Defeating Strong PUF Modeling Attack via Adverse Selection of Challenge-Response Pairs., , , und . AsianHOST, Seite 25-30. IEEE, (2018)Abstraction-Guided Simulation Using Markov Analysis for Functional Verification., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 35 (2): 285-297 (2016)A Wavelet-Based Spatio-Temporal Heat Dissipation Model for Reordering of Program Phases to Produce Temperature Extremes in a Chip., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 31 (12): 1867-1880 (2012)