( en | de | ru )

 

Disambiguierung von "Amagasaki, Motoki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 3D FPGA Architecture to Realize Simple Die Stacking.

, , , , und . IPSJ Trans. Syst. LSI Des. Methodol., (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Amagasaki, Motoki
Eine Person hinzufügen mit dem Namen Amagasaki, Motoki
 

Weitere Publikationen von Autoren mit dem selben Namen

A novel states recovery technique for the TMR softcore processor., , , , , und . FPL, Seite 543-546. IEEE, (2009)Improving the Soft-error Tolerability of a Soft-core Processor on., , , , und . J. Next Gener. Inf. Technol., 2 (3): 35-48 (2011)Capabilities of Deep Learning Models on Learning Physical Relationships: Case of Rainfall-Runoff Modeling with LSTM., , , , , , und . CoRR, (2021)Evaluation of fault tolerant technique based on homogeneous FPGA architecture., , , , , und . VLSI-SoC, Seite 225-230. IEEE, (2012)Image Search System Based on Feature Vectors of Convolutional Neural Network., , und . TENCON, Seite 934-939. IEEE, (2020)An Embedded Reconfigurable IP Core with Variable Grain Logic Cell Architecture., , , , und . Int. J. Reconfigurable Comput., (2008)A novel FPGA design framework with VLSI post-routing performance analysis (abstract only)., , , , , und . FPGA, Seite 271. ACM, (2013)A 3D FPGA Architecture to Realize Simple Die Stacking., , , , und . IPSJ Trans. Syst. LSI Des. Methodol., (2015)An Easily Testable Routing Architecture and Efficient Test Technique., , , , und . FPL, Seite 291-294. IEEE Computer Society, (2011)Evaluation of Variable Grain Logic Cell Architecture for Reconfigurable Device., , , , , , , und . VLSI-SoC, Seite 198-203. IEEE, (2006)