( en | de | ru )

 

Disambiguierung von "Weckx, Pieter"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Device circuit and technology co-optimisation for FinFET based 6T SRAM cells beyond N7.

, , , , , , , , , , , und . ESSDERC, Seite 256-259. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pieter Ploumen

Pieter Wolter

Pieter Zwieten

Pieter Dingeldey

Pieter Steenhuis

 

Weitere Publikationen von Autoren mit dem selben Namen

On reliability enhancement using adaptive core voltage scaling and variations on nanoscale FPGAs., , , und . LATW, Seite 1-4. IEEE, (2014)Design of a 150 mV Supply, 2 MIPS, 90nm CMOS, Ultra-Low-Power Microprocessor., , , und . PATMOS, Volume 7606 von Lecture Notes in Computer Science, Seite 175-184. Springer, (2012)Methodology for Application-Dependent Degradation Analysis of Memory Timing., , , , , , und . DATE, Seite 162-167. IEEE, (2019)Understanding the Impact of Time-Dependent Random Variability on Analog ICs: From Single Transistor Measurements to Circuit Simulations., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (3): 601-610 (2019)Comparison of NBTI aging on adder architectures and ring oscillators in the downscaling technology nodes., , , , , , , , , und 5 andere Autor(en). Microprocess. Microsystems, 39 (8): 1039-1051 (2015)Comphy - A compact-physics framework for unified modeling of BTI., , , , , , , , , und 4 andere Autor(en). Microelectron. Reliab., (2018)Learning-Oriented Reliability Improvement of Computing Systems From Transistor to Application Level., , , , , , , , , und 5 andere Autor(en). DATE, Seite 1-10. IEEE, (2023)Design enablement of CFET devices for sub-2nm CMOS nodes., , , , , , , und . DATE, Seite 29-33. IEEE, (2022)Experimental evidences and simulations of trap generation along a percolation path., , , , , , , , , und . ESSDERC, Seite 226-229. IEEE, (2015)Block-level Evaluation and Optimization of Backside PDN for High-Performance Computing at the A14 node., , , , , , , , , und 4 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)