( en | de | ru )

 

Disambiguierung von "Kuroda, Tadahiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Practical methodology of post-layout gate sizing for 15% more power saving.

, , und . ASP-DAC, Seite 434-437. IEEE Computer Society, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tadahiro Ninomiya

Toshio Kuroda

Susumu Kuroda

Michelle Kuroda

 

Weitere Publikationen von Autoren mit dem selben Namen

A 10-Bit 80-MS/s Decision-Select Successive Approximation TDC in 65-nm CMOS., , und . IEEE J. Solid State Circuits, 47 (5): 1232-1241 (2012)A 0.55 V 10 fJ/bit Inductive-Coupling Data Link and 0.7 V 135 fJ/Cycle Clock Link With Dual-Coil Transmission Scheme., , , , , , , und . IEEE J. Solid State Circuits, 46 (4): 965-973 (2011)A 40-Gb/s CMOS clocked comparator with bandwidth modulation technique., , , , , , , , und . IEEE J. Solid State Circuits, 40 (8): 1680-1687 (2005)A 7-nm FinFET 1.2-TB/s/mm2 3D-Stacked SRAM Module With 0.7-pJ/b Inductive Coupling Interface Using Over-SRAM Coil and Manchester-Encoded Synchronous Transceiver., , , , und . IEEE J. Solid State Circuits, 58 (7): 2075-2086 (2023)A 1 Tb/s 3 W Inductive-Coupling Transceiver for 3D-Stacked Inter-Chip Clock and Data Link., , , , , , , , und . IEEE J. Solid State Circuits, 42 (1): 111-122 (2007)A 13.7μJ/prediction 88% Accuracy CIFAR-10 Single-Chip Wired-logic Processor in 16-nm FPGA using Non-Linear Neural Network., , , , , und . HCS, Seite 1-14. IEEE, (2022)Wireless DC voltage transmission using inductive-coupling channelfor highly-parallel wafer-level testing., , , , , , , und . ISSCC, Seite 470-471. IEEE, (2009)A 107pJ/b 100kb/s 0.18μm Capacitive-Coupling Transceiver for Printable Communication Sheet., , , , , , , , und . ISSCC, Seite 292-293. IEEE, (2008)Transceiver circuits for pulse-based ultra-wideband., , , und . ISCAS (4), Seite 349-352. IEEE, (2004)Low-latency wireless 3D NoCs via randomized shortcut chips., , , , , , , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)