Autor der Publikation

Pin TX-Interleaved Transceiver with Fast Wake-Up Time Using 2-Step Charging Control and VOHCalibration in 20NM DRAM Process.

J. Baek, C. Lee, K. Kim, D. Moon, G. Cha, J. Heo, M. Ahn, D. Kim, J. Song, S. Kwon, J. Kim, K. Kim, J. Ahn, J. Nam, B. Kim, J. Cho, J. Oh, S. Bae, I. Song, S. Hyun, I. Kim, H. Kwon, Y. Sohn, J. Choi, K. Park, und S. Jang. VLSI Circuits, Seite 147-148. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Song Song

Song-Hak Song-Schreff

Song Gao

Peng Song

Weitere Publikationen von Autoren mit dem selben Namen

Dual-loop 2-step ZQ calibration for dedicated power supply voltage in LPDDR4 SDRAM.C. Lee, J. Lee, K. Kim, J. Heo, G. Cha, J. Baek, D. Moon, Y. Eom, T. Kim, H. Cho und 25 andere Autor(en). A-SSCC, Seite 153-156. IEEE, (2017)17.7 A digital DLL with hybrid DCC using 2-step duty error extraction and 180° phase aligner for 2.67Gb/S/pin 16Gb 4-H stack DDR4 SDRAM with TSVs.W. Yun, I. Song, H. Jeoung, H. Choi, S. Lee, J. Kim, C. Kim, J. Choi, S. Jang, und J. Choi. ISSCC, Seite 1-3. IEEE, (2015)A sub-0.85V, 6.4GBP/S/Pin TX-Interleaved Transceiver with Fast Wake-Up Time Using 2-Step Charging Control and VOHCalibration in 20NM DRAM Process.J. Baek, C. Lee, K. Kim, D. Moon, G. Cha, J. Heo, M. Ahn, D. Kim, J. Song, S. Kwon und 16 andere Autor(en). VLSI Circuits, Seite 147-148. IEEE, (2018)An Enhanced Built-off-Test Transceiver with Wide-range, Self-calibration Engine for 3.2 Gb/s/pin DDR4 SDRAM.J. Moon, H. Yoo, H. Choi, I. Park, S. Kang, J. Kim, H. Chung, K. Kim, D. Lee, K. Song und 7 andere Autor(en). A-SSCC, Seite 139-142. IEEE, (2018)Design technologies for a 1.2V 2.4Gb/s/pin high capacity DDR4 SDRAM with TSVs.R. Oh, B. Lee, S. Shin, W. Bae, H. Choi, I. Song, Y. Lee, J. Choi, C. Kim, S. Jang und 1 andere Autor(en). VLSIC, Seite 1-2. IEEE, (2014)23.2 A 5Gb/s/pin 8Gb LPDDR4X SDRAM with power-isolated LVSTL and split-die architecture with 2-die ZQ calibration scheme.C. Lee, Y. Eom, J. Park, J. Lee, H. Kim, K. Kim, Y. Choi, H. Chang, J. Kim, J. Bang und 27 andere Autor(en). ISSCC, Seite 390-391. IEEE, (2017)Design of non-contact 2Gb/s I/O test methods for high bandwidth memory (HBM).H. Lee, S. Kang, H. Yu, W. Yun, J. Jung, S. Ahn, W. Kim, B. Kil, Y. Sung, S. Shin und 9 andere Autor(en). A-SSCC, Seite 169-172. IEEE, (2016)Dual-Loop Two-Step ZQ Calibration for Dynamic Voltage-Frequency Scaling in LPDDR4 SDRAM.C. Lee, J. Lee, K. Kim, J. Heo, J. Baek, G. Cha, D. Moon, D. Lee, J. Park, S. Lee und 13 andere Autor(en). IEEE J. Solid State Circuits, 53 (10): 2906-2916 (2018)

BibSonomy

Disambiguierung von "Song, Indal"

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Song Song

Song Song

Song-Hak Song-Schreff

Song Gao

Peng Song

Weitere Publikationen von Autoren mit dem selben Namen

Disambiguierung