( en | de | ru )

 

Disambiguierung von "Kaul, Himanshu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 4-fJ/b Delay-Hardened Physically Unclonable Function Circuit With Selective Bit Destabilization in 14-nm Trigate CMOS.

, , , , , , , , , und . IEEE J. Solid State Circuits, 52 (4): 940-949 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Himanshu Raj

Himanshu Verma

Himanshu Tyagi

Himanshu Ghildiyal

Himanshu Patel

 

Weitere Publikationen von Autoren mit dem selben Namen

A 4-fJ/b Delay-Hardened Physically Unclonable Function Circuit With Selective Bit Destabilization in 14-nm Trigate CMOS., , , , , , , , , und . IEEE J. Solid State Circuits, 52 (4): 940-949 (2017)A 340 mV-to-0.9 V 20.2 Tb/s Source-Synchronous Hybrid Packet/Circuit-Switched 16 × 16 Network-on-Chip in 22 nm Tri-Gate CMOS., , , , , , , , , und . IEEE J. Solid State Circuits, 50 (1): 59-67 (2015)DVS for On-Chip Bus Designs Based on Timing Error Correction, , , , und . CoRR, (2007)High-Performance On-Chip Interconnect Circuit Technologies for sub-65nm CMOS.. SoCC, Seite 324. IEEE, (2005)Active shielding of RLC global interconnects., , und . Timing Issues in the Specification and Synthesis of Digital Systems, Seite 98-104. ACM, (2002)Power-aware global signaling strategies., , , , , und . ISCAS (1), Seite 604-607. IEEE, (2005)16.2 A 0.19pJ/b PVT-variation-tolerant hybrid physically unclonable function circuit for 100% stable secure key generation in 22nm CMOS., , , , , , , , , und . ISSCC, Seite 278-279. IEEE, (2014)A novel buffer circuit for energy efficient signaling in dual-VDD systems., und . ACM Great Lakes Symposium on VLSI, Seite 462-467. ACM, (2005)A 2.9Tb/s 8W 64-core circuit-switched network-on-chip in 45nm CMOS., , , , und . ESSCIRC, Seite 182-185. IEEE, (2008)Clock net optimization using active shielding., , und . ESSCIRC, Seite 265-268. IEEE, (2003)