( en | de | ru )

 

Disambiguierung von "Tanabe, Akira"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
CIT Brains KidSize Robot: RoboCup 2015 KidSize League Winner.

, , , , , , , , , , , , , , , , , , , , , , , , und . RoboCup, Volume 9513 von Lecture Notes in Computer Science, Seite 153-164. Springer, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Akira Hayashima

Akira Hori

Akira Satake

Akira Yasui

Akira Hayashima

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-power embedded ReRAM technology for IoT applications., , , , , , , , , und 8 andere Autor(en). VLSIC, Seite 108-. IEEE, (2015)A Novel Monitoring Method of RF Characteristics Variations for Sub-0.1μm MOSFETs with Precise Gate-resistance Model., , und . CICC, Seite 725-728. IEEE, (2006)A single-chip 2.4-Gb/s CMOS optical receiver IC with low substrate cross-talk preamplifier., , , , , und . IEEE J. Solid State Circuits, 33 (12): 2148-2153 (1998)CIT Brains KidSize Robot: RoboCup 2015 KidSize League Winner., , , , , , , , , und 15 andere Autor(en). RoboCup, Volume 9513 von Lecture Notes in Computer Science, Seite 153-164. Springer, (2015)A 40Gb/s multi-data-rate CMOS transceiver chipset with SFI-5 interface for optical transmission systems., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 358-359. IEEE, (2009)A Novel Variable Inductor Using a Bridge Circuit and Its Application to a 5-20 GHz Tunable LC-VCO., , , und . IEEE J. Solid State Circuits, 46 (4): 883-893 (2011)A redundant multivalued logic for a 10-Gb/s CMOS demultiplexer IC., , , und . IEEE J. Solid State Circuits, 38 (1): 107-113 (2003)0.18- μm CMOS 10-Gb/s multiplexer/demultiplexer ICs using current mode logic with tolerance to threshold voltage fluctuation., , , , , , , , und . IEEE J. Solid State Circuits, 36 (6): 988-996 (2001)2.8-Gb/s 176-mW byte-interleaved and 3.0-Gb/s 118-mW bit-interleaved 8: 1 multiplexers with a 0.15-μm CMOS technology., , , , , , , , und . IEEE J. Solid State Circuits, 31 (12): 2024-2029 (1996)A 40 Gb/s Multi-Data-Rate CMOS Transmitter and Receiver Chipset With SFI-5 Interface for Optical Transmission Systems., , , , , , , , , und 9 andere Autor(en). IEEE J. Solid State Circuits, 44 (12): 3568-3579 (2009)