( en | de | ru )

 

Disambiguierung von "Tierno, José A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Active management of timing guardband to save energy in POWER7.

, , , , , , und . MICRO, Seite 1-11. ACM, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Humberto Jorge José

Pietro Tierno

Nadine José Gonzalez

Jose A C Broekaert

José Navarrete

 

Weitere Publikationen von Autoren mit dem selben Namen

Bang-bang digital PLLs at 11 and 20GHz with sub-200fs integrated jitter for high-speed serial communication applications., , , , , , und . ISSCC, Seite 94-95. IEEE, (2009)Asynchronous Circuits and Systems in Superconducting RSFQ Digital Technology., , , und . ASYNC, Seite 274-. IEEE Computer Society, (1998)A cycle-accurate, cycle-reproducible multi-FPGA system for accelerating multi-core processor simulation., , , , , , , , , und . FPGA, Seite 153-162. ACM, (2012)Indirect performance sensing for on-chip analog self-healing via Bayesian model fusion., , , , , , , , , und 4 andere Autor(en). CICC, Seite 1-4. IEEE, (2013)A 19-Gb/s Serial Link Receiver With Both 4-Tap FFE and 5-Tap DFE Functions in 45-nm SOI CMOS., , , , , und . IEEE J. Solid State Circuits, 47 (12): 3220-3231 (2012)A 0.1pJ/b 5-to-10Gb/s charge-recycling stacked low-power I/O for on-chip signaling in 45nm CMOS SOI., , , , , , , und . ISSCC, Seite 400-401. IEEE, (2013)A Modular All-Digital PLL Architecture Enabling Both 1-to-2GHz and 24-to-32GHz Operation in 65nm CMOS., , , , , und . ISSCC, Seite 516-517. IEEE, (2008)Low-energy asynchronous memory design., und . ASYNC, Seite 176-185. IEEE, (1994)A 3.2GS/s 4.55b ENOB two-step subranging ADC in 45nm SOI CMOS., , , , , , , , und . CICC, Seite 1-4. IEEE, (2012)Integrated transversal equalizers in high-speed fiber-optic systems., , , , , , und . IEEE J. Solid State Circuits, 38 (12): 2131-2137 (2003)