( en | de | ru )

 

Disambiguierung von "Ma, Shunli"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analog Integrated Circuits Based on Wafer-Level Two-Dimensional MoS2 Materials With Physical and SPICE Model.

, , , , , , , , , , , und . IEEE Access, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shunli Zheng

Yuzhao Ma

Characterization of higher order modes in optical fibers. Uni Erlangen-Nürnberg, (2009)

Jingxiang Ma

Tsie Ma

Lan Ma

 

Weitere Publikationen von Autoren mit dem selben Namen

A 7GHz-bandwidth 31.5 GHz FMCW-PLL with novel twin-VCOs structure in 65nm CMOS., , , und . A-SSCC, Seite 321-324. IEEE, (2017)A wide-division-ratio 100MHz-to-5GHz multi-modulus divider chain for wide-band PLL., , , , , und . ASICON, Seite 1-4. IEEE, (2015)A 5-10-Gb/s 12.5-mW Source Synchronous I/O Interface With 3-D Flip Chip Package., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (2): 555-568 (2019)A 10-18 GHz GaN Power Amplifier Based on Asymmetric Magnetically Coupled Resonator., , , und . MWSCAS, Seite 802-805. IEEE, (2020)An Efficient NIZK Scheme for Privacy-Preserving Transactions over Account-Model Blockchain., , , , und . IACR Cryptol. ePrint Arch., (2017)A 40nm 2TOPS/W Depth-Completion Neural Network Accelerator SoC With Efficient Depth Engine for Realtime LiDAR Systems., , , , , , , , , und 3 andere Autor(en). IEEE Trans. Circuits Syst. II Express Briefs, 70 (5): 1704-1708 (Mai 2023)A 23- to 28-GHz 5-bit switch-type phase shifter with 1-bit calibration based on optimized ABCD matrix design methods for 5G MIMO system in 0.15-μm GaAs., , , , , , und . Int. J. Circuit Theory Appl., 50 (6): 1834-1854 (2022)A Multi-channel 12-bits 100MS/s SAR ADC in 65nm CMOS., , , und . ASICON, Seite 1-4. IEEE, (2023)A 60-GHz CMOS Balanced Power Amplifier with Miniaturized Quadrature Hybrids Achieving 19.0-dBm Output Power and 24.4% Peak PAE., , , , und . APCCAS, Seite 560-564. IEEE, (2022)A 30-GHz to 39-GHz mm-Wave low-power injection-locked frequency divider in 65nm CMOS., , , , , und . ASICON, Seite 1-4. IEEE, (2015)