Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Impact of quantum modulation of the inversion charge in the MOSFET subthreshold regime., , , und . ESSDERC, Seite 286-289. IEEE, (2014)Study of the Mechanical Stress Impact on Silicide Contact Resistance by 4-Point Bending., , , , , , , und . IRPS, Seite 1-5. IEEE, (2019)Comparative Analysis of the Degradation Mechanisms in Logic and I/O FinFET Devices Induced by Plasma Damage., , , und . IRPS, Seite 1-5. IEEE, (2019)Scaled FinFETs Connected by Using Both Wafer Sides for Routing via Buried Power Rails., , , , , , , , , und 34 andere Autor(en). VLSI Technology and Circuits, Seite 284-285. IEEE, (2022)Process-induced charging damage in IGZO nTFTs., , , , , , , , und . IRPS, Seite 1-8. IEEE, (2021)Optimization of Trigate-On-Insulator MOSFET aspect ratio with MASTAR., , , , und . ESSDERC, Seite 242-245. IEEE, (2015)PPA and Scaling Potential of Backside Power Options in N2 and A14 Nanosheet Technology., , , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)NPN Si/SiGe memory selector with non-linearity>105 and ON-current>6MA/cm2., , , , , , , , , und 2 andere Autor(en). ESSDERC, Seite 164-167. IEEE, (2023)Impact of short-channel effects on velocity overshoot in MOSFET., , , und . NEWCAS, Seite 1-4. IEEE, (2015)Towards Chip-Package-System Co-optimization of Thermally-limited System-On-Chips (SOCs)., , , , , , , , , und 6 andere Autor(en). IRPS, Seite 1-7. IEEE, (2023)