( en | de | ru )

 

Disambiguierung von "Shu, Guanghua"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 10-Gb/s/ch, 0.6-pJ/bit/mm Power Scalable Rapid-ON/OFF Transceiver for On-Chip Energy Proportional Interconnects.

, , , , und . IEEE J. Solid State Circuits, 53 (3): 873-883 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Guanghua Lin

Guanghua Du

Lijin Shu

Shu Zhang

Changshan Shu

 

Weitere Publikationen von Autoren mit dem selben Namen

An Embedding-Based Grocery Search Model at Instacart., , , , , , , , , und . CoRR, (2022)3.8 A 0.45-to-0.7V 1-to-6Gb/S 0.29-to-0.58pJ/b source-synchronous transceiver using automatic phase calibration in 65nm CMOS., , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)A 45-75MHz 197-452µW oscillator with 164.6dB FoM and 2.3psrms period jitter in 65nm CMOS., , , , , , , und . CICC, Seite 1-4. IEEE, (2017)A 0.0021 mm2 1.82 mW 2.2 GHz PLL Using Time-Based Integral Control in 65 nm CMOS., , , , , und . IEEE J. Solid State Circuits, 52 (1): 8-20 (2017)A 4-to-10.5 Gb/s Continuous-Rate Digital Clock and Data Recovery With Automatic Frequency Acquisition., , , , , , , und . IEEE J. Solid State Circuits, 51 (2): 428-439 (2016)A 0.45-0.7 V 1-6 Gb/s 0.29-0.58 pJ/b Source-Synchronous Transceiver Using Near-Threshold Operation., , , , , , und . IEEE J. Solid State Circuits, 53 (3): 884-895 (2018)Low-Jitter Multi-Output All-Digital Clock Generator Using DTC-Based Open Loop Fractional Dividers., , , , und . IEEE J. Solid State Circuits, 53 (6): 1806-1817 (2018)A 2.8 mW/Gb/s, 14 Gb/s Serial Link Transceiver., , , , , , , und . IEEE J. Solid State Circuits, 52 (5): 1399-1411 (2017)Design Considerations of Monolithically Integrated Voltage Regulators for Multicore Processors., , , , , , , und . ISCAS, Seite 1-5. IEEE, (2018)A 12-bit 50-MSPS SHA-less opamp-sharing Analog-to-Digital converter in 65nm CMOS., , , , und . ASICON, Seite 894-897. IEEE, (2011)