( en | de | ru )

 

Disambiguierung von "da Rosa Jr., Leomar S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Switch level optimization of digital CMOS gate networks.

, , , und . ISQED, Seite 324-329. IEEE Computer Society, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Catarina Caetano da Rosa

Foued Jrad

Da Liu

Da Wang

Robert Jr Cramer

 

Weitere Publikationen von Autoren mit dem selben Namen

Transistor Count Optimization in IG FinFET Network Design., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (9): 1483-1496 (2017)DAG based library-free technology mapping., , , , und . ACM Great Lakes Symposium on VLSI, Seite 293-298. ACM, (2007)Simple and accurate method for fast static currentestimation in cmos complex gates with interaction ofleakage mechanisms., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 407-410. ACM, (2008)DRAPS: A Design Rule Aware Path Search Algorithm for Detailed Routing., , und . IEEE Trans. Circuits Syst. II Express Briefs, 67-II (7): 1239-1243 (2020)Probabilistic Method for Reliability Estimation of SP- Networks considering Single Event Transient Faults., , , und . ICECS, Seite 357-360. IEEE, (2018)Area-Aware Design of Static CMOS Complex Gates., , , , und . NEWCAS, Seite 282-286. IEEE, (2018)Switch level optimization of digital CMOS gate networks., , , und . ISQED, Seite 324-329. IEEE Computer Society, (2009)Maximizing Side Channel Attack-Resistance and Energy-Efficiency of the STTL Combining Multi-Vt Transistors with Current and Capacitance Balancing., , , , , , , , und . ISCAS, Seite 1-5. IEEE, (2019)Optimizing cell area by applying an alternative transistor folding technique in an open source physical synthesis CAD tool., , , , , und . LASCAS, Seite 355-358. IEEE, (2016)SmartDR: Algorithms and Techniques for Fast Detailed Routing with Good Design Rule Handling., , und . ACM Trans. Design Autom. Electr. Syst., 26 (2): 9:1-9:38 (2021)