Autor der Publikation

A 3.6-Gb/s point-to-point heterogeneous-voltage-capable DRAM interface for capacity-scalable memory subsystems.

, , , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 40 (1): 233-244 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design challenges of technology scaling.. IEEE Micro, 19 (4): 23-29 (1999)Guest Editorial., und . IEEE J. Solid State Circuits, 38 (5): 687 (2003)A 340 mV-to-0.9 V 20.2 Tb/s Source-Synchronous Hybrid Packet/Circuit-Switched 16 × 16 Network-on-Chip in 22 nm Tri-Gate CMOS., , , , , , , , , und . IEEE J. Solid State Circuits, 50 (1): 59-67 (2015)A 900 Mb/s bidirectional signaling scheme., , und . IEEE J. Solid State Circuits, 30 (12): 1538-1543 (Dezember 1995)Tackling variability and reliability challenges.. IEEE Des. Test Comput., 23 (6): 520 (2006)Analysis of dual-VT SRAM cells with full-swing single-ended bit line sensing for on-chip cache., , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 10 (2): 91-95 (2002)Future of on-chip interconnection architectures., und . ISLPED, Seite 122. ACM, (2007)Integrated inductors with magnetic materials for on-chip power conversion., , , , und . Hot Chips Symposium, Seite 1-36. IEEE, (2011)Extreme Energy Efficiency by Near Threshold Voltage Operation.. Near Threshold Computing, Springer, (2016)A 2.9Tb/s 8W 64-core circuit-switched network-on-chip in 45nm CMOS., , , , und . ESSCIRC, Seite 182-185. IEEE, (2008)