( en | de | ru )

 

Disambiguierung von "Lee, Kuen-Di"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 0.5-V 28-nm 256-kb Mini-Array Based 6T SRAM With Vtrip-Tracking Write-Assist.

, , , , , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (7): 1791-1802 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Claudia Kuen

Otto Kuen

Heinrich Kuen

Susanne Kuen

Claudia Kuen

 

Weitere Publikationen von Autoren mit dem selben Namen

A high-performance low VMIN 55nm 512Kb disturb-free 8T SRAM with adaptive VVSS control., , , , , , , , , und 9 andere Autor(en). SoCC, Seite 197-200. IEEE, (2011)A 0.35 V, 375 kHz, 5.43 µW, 40 nm, 128 kb, symmetrical 10T subthreshold SRAM with tri-state bit-line., , , , , , und . Microelectron. J., (2016)High-performance 0.6V VMIN 55nm 1.0Mb 6T SRAM with adaptive BL bleeder., , , , , , , , , und 6 andere Autor(en). ISCAS, Seite 1831-1834. IEEE, (2012)A 0.33-V, 500-kHz, 3.94-µW 40-nm 72-Kb 9T Subthreshold SRAM With Ripple Bit-Line Structure and Negative Bit-Line Write-Assist., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Circuits Syst. II Express Briefs, 59-II (12): 863-867 (2012)A 0.5-V 28-nm 256-kb Mini-Array Based 6T SRAM With Vtrip-Tracking Write-Assist., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (7): 1791-1802 (2017)An all-digital Read Stability and Write Margin characterization scheme for CMOS 6T SRAM array., , , , , , , , , und 1 andere Autor(en). VLSI-DAT, Seite 1-4. IEEE, (2012)Embedded SRAM ring oscillator for in-situ measurement of NBTI and PBTI degradation in CMOS 6T SRAM array., , , , , , , , , und . VLSI-DAT, Seite 1-4. IEEE, (2012)A 55nm 0.5V 128Kb cross-point 8T SRAM with data-aware dynamic supply Write-assist., , , , , , , , , und 3 andere Autor(en). SoCC, Seite 218-223. IEEE, (2012)A 0.325 V, 600-kHz, 40-nm 72-kb 9T Subthreshold SRAM with Aligned Boosted Write Wordline and Negative Write Bitline Write-Assist., , , , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (5): 958-962 (2015)A 40nm 1.0Mb pipeline 6T SRAM with variation-tolerant Step-Up Word-Line and Adaptive Data-Aware Write-Assist., , , , , , , , , und 9 andere Autor(en). ISCAS, Seite 1468-1471. IEEE, (2013)