( en | de | ru )

 

Disambiguierung von "Bhattacharya, Uddalak"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Active and nonlinear wave propagation devices in ultrafast electronics and optoelectronics.

, , , , , , , , , , und . Proc. IEEE, 82 (7): 1037-1059 (1994)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Subhamoy Bhattacharya

Chhaya Bhattacharya

Nupur Bhattacharya

Indrajit Bhattacharya

Asitesh Bhattacharya

 

Weitere Publikationen von Autoren mit dem selben Namen

Contention free delayed keeper for high density large signal sensing memory compiler., , und . Integr., (2018)A 0.6 V, 1.5 GHz 84 Mb SRAM in 14 nm FinFET CMOS Technology With Capacitive Charge-Sharing Write Assist Circuitry., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 51 (1): 222-229 (2016)A 153Mb-SRAM Design with Dynamic Stability Enhancement and Leakage Reduction in 45nm High-Κ Metal-Gate CMOS Technology., , , , , , , , , und . ISSCC, Seite 376-377. IEEE, (2008)A 32nm High-k metal gate SRAM with adaptive dynamic stability enhancement for low-voltage operation., , , , , , , und . ISSCC, Seite 346-347. IEEE, (2010)A 0.9um2 1T1R bit cell in 14nm SoC process for metal-fuse OTP array with hierarchical bitline, bit level redundancy, and power gating., , , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)A 0.9-μm2 1T1R Bit Cell in 14-nm High-Density Metal Fuse Technology for High-Volume Manufacturing and In-Field Programming., , , , , und . IEEE J. Solid State Circuits, 52 (4): 933-939 (2017)A 0.094um2 high density and aging resilient 8T SRAM with 14nm FinFET technology featuring 560mV VMIN with read and write assist., , , , , und . VLSIC, Seite 266-. IEEE, (2015)An 18-Mb, 12.3-GB/s CMOS pipeline-burst cache SRAM with 1.54 Gb/s/pin., , , , , , , , und . IEEE J. Solid State Circuits, 34 (11): 1564-1570 (1999)A 4.0 GHz 291 Mb Voltage-Scalable SRAM Design in a 32 nm High-k + Metal-Gate CMOS Technology With Integrated Power Management., , , , , , , , und . IEEE J. Solid State Circuits, 45 (1): 103-110 (2010)A 4.6 GHz 162 Mb SRAM Design in 22 nm Tri-Gate CMOS Technology With Integrated Read and Write Assist Circuitry., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 48 (1): 150-158 (2013)