Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

24% Power reduction by post-fabrication dual supply voltage control of 64 voltage domains in VDDmin limited ultra low voltage logic circuits.

T. Yasufuku, K. Hirairi, Y. Pu, Y. Zheng, R. Takahashi, M. Sasaki, H. Fuketa, A. Muramatsu, M. Nomura, H. Shinohara, M. Takamiya, und T. Sakurai. ISQED, Seite 586-591. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Koji Kameo

Koji Onoda

Koji Ota

Tomoko Kojima

Hajime Kojima

Weitere Publikationen von Autoren mit dem selben Namen

Minimizing Energy of Integer Unit by Higher Voltage Flip-Flop: VDDmin-Aware Dual Supply Voltage Technique.H. Fuketa, K. Hirairi, T. Yasufuku, M. Takamiya, M. Nomura, H. Shinohara, und T. Sakurai. IEEE Trans. Very Large Scale Integr. Syst., 21 (6): 1175-1179 (2013)Circuit Design Techniques for a First-Generation Cell Broadband Engine Processor.J. Warnock, D. Wendel, T. Aipperspach, E. Behnen, R. Cordes, S. Dhong, K. Hirairi, H. Murakami, S. Onishi, D. Pham und 4 andere Autor(en). IEEE J. Solid State Circuits, 41 (8): 1692-1706 (2006)Session 18 overview: Adaptive circuits and digital regulators: Digital circuit techniques subcommittee.D. Sylvester, K. Hirairi, und E. Beigné. ISSCC, Seite 298-299. IEEE, (2018)Misleading energy and performance claims in sub/near threshold digital systems.Y. Pu, X. Zhang, J. Huang, A. Muramatsu, M. Nomura, K. Hirairi, H. Takata, T. Sakurabayashi, S. Miyano, M. Takamiya und 1 andere Autor(en). ICCAD, Seite 625-631. IEEE, (2010)Microarchitecture and implementation of the synergistic processor in 65-nm and 90-nm SOI.B. Flachs, S. Asano, S. Dhong, H. Hofstee, G. Gervais, R. Kim, T. Le, P. Liu, J. Leenstra, J. Liberty und 19 andere Autor(en). IBM J. Res. Dev., 51 (5): 529-544 (2007)The circuit design of the synergistic processor element of a CELL processor.O. Takahashi, R. Cook, S. Cottier, S. Dhong, B. Flachs, K. Hirairi, A. Kawasumi, H. Murakami, H. Noro, H. Oh und 3 andere Autor(en). ICCAD, Seite 111-117. IEEE Computer Society, (2005)24% Power reduction by post-fabrication dual supply voltage control of 64 voltage domains in VDDmin limited ultra low voltage logic circuits.T. Yasufuku, K. Hirairi, Y. Pu, Y. Zheng, R. Takahashi, M. Sasaki, H. Fuketa, A. Muramatsu, M. Nomura, H. Shinohara und 2 andere Autor(en). ISQED, Seite 586-591. IEEE, (2012)13% Power reduction in 16b integer unit in 40nm CMOS by adaptive power supply voltage control with parity-based error prediction and detection (PEPD) and fully integrated digital LDO.K. Hirairi, Y. Okuma, H. Fuketa, T. Yasufuku, M. Takamiya, M. Nomura, H. Shinohara, und T. Sakurai. ISSCC, Seite 486-488. IEEE, (2012)Investigation of determinant factors of minimum operating voltage of logic gates in 65-nm CMOS.T. Yasufuku, S. Iida, H. Fuketa, K. Hirairi, M. Nomura, M. Takamiya, und T. Sakurai. ISLPED, Seite 21-26. IEEE/ACM, (2011)12.7-times energy efficiency increase of 16-bit integer unit by power supply voltage (VDD) scaling from 1.2v to 310mv enabled by contention-less flip-flops (CLFF) and separated VDD between flip-flops and combinational logics.H. Fuketa, K. Hirairi, T. Yasufuku, M. Takamiya, M. Nomura, H. Shinohara, und T. Sakurai. ISLPED, Seite 163-168. IEEE/ACM, (2011)

BibSonomy

Disambiguierung von "Hirairi, Koji"