( en | de | ru )

 

Disambiguierung von "Seo, Young-Hun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
23.4 An extremely low-standby-power 3.733Gb/s/pin 2Gb LPDDR4 SDRAM for wearable devices.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 394-395. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Young-Hun Oh

Seo Young Cho

Young-Hun Heur

Su-Young Seo-Nam

Grady Leon Young

 

Weitere Publikationen von Autoren mit dem selben Namen

A 650Mb/s-to-8Gb/s referenceless CDR circuit with automatic acquisition of data rate., , , , , und . ISSCC, Seite 184-185. IEEE, (2009)A 16-Gb, 18-Gb/s/pin GDDR6 DRAM With Per-Bit Trainable Single-Ended DFE and PLL-Less Clocking., , , , , , , , , und 29 andere Autor(en). IEEE J. Solid State Circuits, 54 (1): 197-209 (2019)A 5 Gb/s Transmitter With a TDR-Based Self-Calibration of Preemphasis Strength., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 57-II (5): 379-383 (2010)A 1GHz ADPLL with a 1.25ps minimum-resolution sub-exponent TDC in 0.18µm CMOS., , , , und . ISSCC, Seite 482-483. IEEE, (2010)A 16Gb 18Gb/S/pin GDDR6 DRAM with per-bit trainable single-ended DFE and PLL-less clocking., , , , , , , , , und 39 andere Autor(en). ISSCC, Seite 204-206. IEEE, (2018)A 1.25 ps Resolution 8b Cyclic TDC in 0.13 µm CMOS., , , und . IEEE J. Solid State Circuits, 47 (3): 736-743 (2012)23.4 An extremely low-standby-power 3.733Gb/s/pin 2Gb LPDDR4 SDRAM for wearable devices., , , , , , , , , und 26 andere Autor(en). ISSCC, Seite 394-395. IEEE, (2017)A Distortion-Free General Purpose LVDS Driver., , , und . IEICE Trans. Electron., 92-C (2): 278-280 (2009)A 1 GHz ADPLL With a 1.25 ps Minimum-Resolution Sub-Exponent TDC in 0.18 μ m CMOS., , , und . IEEE J. Solid State Circuits, 45 (12): 2874-2881 (2010)A 300-MS/s, 1.76-ps-Resolution, 10-b Asynchronous Pipelined Time-to-Digital Converter With on-Chip Digital Background Calibration in 0.13-µm CMOS., , , , und . IEEE J. Solid State Circuits, 48 (2): 516-526 (2013)