( en | de | ru )

 

Disambiguierung von "Frans, Yohan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 126mW 56Gb/s NRZ wireline transceiver for synchronous short-reach applications in 16nm FinFET.

, , , , , , , , , , , , , , , und . ISSCC, Seite 274-276. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yohan Shim

Yohan Seo

Yohan Lejosne

Fekadu Yohannes

Indra Yohannes

 

Weitere Publikationen von Autoren mit dem selben Namen

ADC-based Wireline Transceiver.. CICC, Seite 1-89. IEEE, (2019)Session 8 Overview: Ultra-High-Speed Wireline Wireline Subcommittee., , und . ISSCC, Seite 124-125. IEEE, (2021)Design of a 50-Gb/s Hybrid Integrated Si-Photonic Optical Link in 16-nm FinFET., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 55 (4): 1086-1095 (2020)A 0.5-16.3 Gbps Multi-Standard Serial Transceiver With 219 mW/Channel in 16-nm FinFET., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 52 (7): 1783-1797 (2017)3.3 A 0.5-to-32.75Gb/s flexible-reach wireline transceiver in 20nm CMOS., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)A 50Gb/s Hybrid Integrated Si-Photonic Optical Link in 16nm FinFET., , , , , , , , , und . VLSI Circuits, Seite 190-. IEEE, (2019)A 40-to-56 Gb/s PAM-4 Receiver With Ten-Tap Direct Decision-Feedback Equalization in 16-nm FinFET., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 52 (12): 3486-3502 (2017)A 4.3 GB/s Mobile Memory Interface With Power-Efficient Bandwidth Scaling., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 45 (4): 889-898 (2010)A Fully Adaptive 19-58-Gb/s PAM-4 and 9.5-29-Gb/s NRZ Wireline Transceiver With Configurable ADC in 16-nm FinFET., , , , , , , , , und 6 andere Autor(en). IEEE J. Solid State Circuits, 54 (1): 18-28 (2019)A 16 Gb/s/Link, 64 GB/s Bidirectional Asymmetric Memory Interface., , , , , , , , , und 10 andere Autor(en). IEEE J. Solid State Circuits, 44 (4): 1235-1247 (2009)