From post

копировать удалить добавить публикацию в буфер
Запись сообщества
посмотреть историю данной записи
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

CORAL: Coarse-grained reconfigurable architecture for Convolutional Neural Networks.

Z. Yuan, Y. Liu, J. Yue, J. Li, и H. Yang. ISLPED, стр. 1-6. IEEE, (2017)

Please choose a person to relate this publication to

To differ between persons with the same name, the academic degree and the title of an important publication will be displayed.

Jinshan Liu

Jinshan Zhang

Haidi Yue

Chaofang Yue

Jenny Yuen

Другие публикации лиц с тем же именем

High Area/Energy Efficiency RRAM CNN Accelerator with Kernel-Reordering Weight Mapping Scheme Based on Pattern Pruning.S. Yu, Y. Liu, L. Zhang, J. Wang, J. Yue, Z. Yuan, X. Li, и H. Yang. CoRR, (2020)STICKER-IM: A 65 nm Computing-in-Memory NN Processor Using Block-Wise Sparsity Optimization and Inter/Intra-Macro Data Reuse.J. Yue, Y. Liu, Z. Yuan, X. Feng, Y. He, W. Sun, Z. Zhang, X. Si, R. Liu, Z. Wang и 5 other автор(ы). IEEE J. Solid State Circuits, 57 (8): 2560-2573 (2022)A 65-nm Energy-Efficient Interframe Data Reuse Neural Network Accelerator for Video Applications.Y. Yang, Y. Liu, Z. Yuan, W. Sun, R. Liu, J. Wang, J. Yue, X. Feng, Z. Yuan, X. Li и 1 other автор(ы). IEEE J. Solid State Circuits, 57 (8): 2574-2585 (2022)PATH: Performance-Aware Task Scheduling for Energy-Harvesting Nonvolatile Processors.J. Li, Y. Liu, H. Li, Z. Yuan, C. Fu, J. Yue, X. Feng, C. Xue, J. Hu, и H. Yang. IEEE Trans. Very Large Scale Integr. Syst., 26 (9): 1671-1684 (2018)A 40-nm SONOS Digital CIM Using Simplified LUT Multiplier and Continuous Sample-Hold Sense Amplifier for AI Edge Inference.H. Hu, X. Wang, Z. Wang, H. Zhou, D. Dong, J. Yue, W. Pang, X. Xu, и C. Dou. IEEE Trans. Very Large Scale Integr. Syst., 31 (12): 2044-2052 (декабря 2023)An RRAM-Based Digital Computing-in-Memory Macro With Dynamic Voltage Sense Amplifier and Sparse-Aware Approximate Adder Tree.Y. He, J. Yue, X. Feng, Y. Huang, H. Jia, J. Wang, L. Zhang, W. Sun, H. Yang, и Y. Liu. IEEE Trans. Circuits Syst. II Express Briefs, 70 (2): 416-420 (февраля 2023)Bit-Aware Fault-Tolerant Hybrid Retraining and Remapping Schemes for RRAM-Based Computing-in-Memory Systems.Y. Huang, Y. He, J. Wang, J. Yue, L. Zhang, K. Zou, H. Yang, и Y. Liu. IEEE Trans. Circuits Syst. II Express Briefs, 69 (7): 3144-3148 (2022)A 28nm 1.07TFLOPS/mm2 Dynamic-Precision Training Processor with Online Dynamic Execution and Multi- Level-Aligned Block-FP Processing.Y. Yang, R. Liu, C. Wei, W. Wang, W. Sun, J. Yue, H. Yang, и Y. Liu. CICC, стр. 1-2. IEEE, (2023)Toward Low-Bit Neural Network Training Accelerator by Dynamic Group Accumulation.Y. Yang, R. Liu, W. Sun, J. Yue, H. Yang, и Y. Liu. ASP-DAC, стр. 442-447. IEEE, (2022)A 65nm 0.39-to-140.3TOPS/W 1-to-12b Unified Neural Network Processor Using Block-Circulant-Enabled Transpose-Domain Acceleration with 8.1 × Higher TOPS/mm2and 6T HBST-TRAM-Based 2D Data-Reuse Architecture.J. Yue, R. Liu, W. Sun, Z. Yuan, Z. Wang, Y. Tu, Y. Chen, A. Ren, Y. Wang, M. Chang и 3 other автор(ы). ISSCC, стр. 138-140. IEEE, (2019)

Что такое BibSonomy?: С чего начать; Кнопки для браузера; Помощь
Разработчикам: Обзор; API-документация

Контакт и защита личных данных: о нас; Cookies; Сообщить о проблеме; BibSonomy Вики

Интеграция: PUMA; Расширение для TYPO3; Плагин для; Клиент Java REST; Поддерживаемые источники; далее

О BibSonomy: Команда; Блог; Список рассылки
Социальные сети: Наш Twitter