Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 56-nm CMOS 99-mm2 8-Gb Multi-Level NAND Flash Memory With 10-MB/s Program Throughput., , , , , , , , , und 25 andere Autor(en). IEEE J. Solid State Circuits, 42 (1): 219-232 (2007)A 56nm CMOS 99mm2 8Gb Multi-level NAND Flash Memory with 10MB/s Program Throughput., , , , , , , , , und 25 andere Autor(en). ISSCC, Seite 507-516. IEEE, (2006)A 19nm 112.8mm2 64Gb multi-level flash memory with 400Mb/s/pin 1.8V Toggle Mode interface., , , , , , , , , und 45 andere Autor(en). ISSCC, Seite 422-424. IEEE, (2012)A 151mm2 64Gb MLC NAND flash memory in 24nm CMOS technology., , , , , , , , , und 32 andere Autor(en). ISSCC, Seite 198-199. IEEE, (2011)A 151-mm2 64-Gb 2 Bit/Cell NAND Flash Memory in 24-nm CMOS Technology., , , , , , , , , und 32 andere Autor(en). IEEE J. Solid State Circuits, 47 (1): 75-84 (2012)Reliability issues of flash memory cells., , , , und . Proc. IEEE, 81 (5): 776-788 (1993)A 120mm2 16Gb 4-MLC NAND Flash Memory with 43nm CMOS Technology., , , , , , , , , und 27 andere Autor(en). ISSCC, Seite 430-431. IEEE, (2008)A compact on-chip ECC for low cost flash memories., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 32 (5): 662-669 (1997)An In-Flash Binary Neural Network Accelerator with SLC NAND Flash Array., , , , , , und . ISCAS, Seite 1-5. IEEE, (2020)TASTE: A Tool for Analog System Testability Evaluation., , und . ITC, Seite 829-838. IEEE Computer Society, (1988)