Autor der Publikation

Adaptive clocking with dynamic power gating for mitigating energy efficiency & performance impacts of fast voltage droop in a 22nm graphics execution core.

, , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Segmented Routing for Speed-Performance and Routability in Field-Programmable Gate Arrays., , und . VLSI Design, 4 (4): 275-291 (1996)Trading Off Cache Capacity for Low-Voltage Operation., , , , , und . IEEE Micro, 29 (1): 96-103 (2009)A 0.45-1 V Fully-Integrated Distributed Switched Capacitor DC-DC Converter With High Density MIM Capacitor in 22 nm Tri-Gate CMOS., , , , , , und . IEEE J. Solid State Circuits, 49 (4): 917-927 (2014)Session 2 overview: Processors: Digital architectures and systems subcommittee., , und . ISSCC, Seite 32-33. IEEE, (2018)Reducing the data switching activity of serialized datastreams., , , und . ISCAS, IEEE, (2006)Trading off Cache Capacity for Reliability to Enable Low Voltage Operation., , , , , und . ISCA, Seite 203-214. IEEE Computer Society, (2008)Design for test and reliability in ultimate CMOS., , , , , , , , , und 4 andere Autor(en). DATE, Seite 677-682. IEEE, (2012)25.1 A Fully Synthesizable Distributed and Scalable All-Digital LDO in 10nm CMOS., , , , , , und . ISSCC, Seite 380-382. IEEE, (2020)A Low-Power High-Performance Embedded SRAM Macrocell., , und . Great Lakes Symposium on VLSI, Seite 13-17. IEEE Computer Society, (1998)Aging-aware Adaptive Voltage Scaling in 22nm high-K/metal-gate tri-gate CMOS., , , , und . CICC, Seite 1-4. IEEE, (2015)